На Международной конференции по электронным устройствам IEEE (IEDM) компания Intel представила 3D Stacked CMOS Transistor нового поколения, оснащенный блоком питания и прямым контактом на задней стороне для достижения лучшей производительности и масштабирования в чипах следующего поколения.
Компания также сообщила о нескольких прорывах в разработке и исследованиях в области задней панели питания и продемонстрировала успешную крупномасштабную трехмерную монолитную интеграцию кремниевых транзисторов с транзисторами из нитрида галлия (GaN) на одной 300-миллиметровой пластине.
Помимо прочего, исследовательская группа Intel определила основные направления, необходимые для дальнейшего масштабирования за счет эффективного слияния транзисторов.
В частности, они нашли способ вертикального размещения комплементарных полевых транзисторов (CFET) с уменьшенным до 60 нм шагом затвора для достижения лучшего использования площади.
Первая реализация внутреннего блока питания Intel PowerVia будет запущена в производство в 2024 году.
